ブロック線図で表されるシステムのアナログシミュレーションの方法について述べる。
ここでは演算増幅器を活用した能動的(アクティブ)回路によるシミュレーション法を
紹介する。
演算増幅器とは文字どおり電圧の加減算，係数倍，積分などの演算を行うための
信号直流増幅器である。この増幅器は
① 入力インピーダンスが非常に大きい
② 開ループの増幅率が大きい
の二つの特徴を兼ね備えた増幅器である。この回路にはいくつかの基本となる回路
があるが、アナログシミュレーションで代表的に使用される回路は次の①，②であり
それぞれ図2.35(a)，(b)に示す。
①非反転増幅回路
②反転増幅回路
図中Zi，i=1，2，3は二端子電気回路網のインピーダンスである。電気の三要素である
電気抵抗R、静電容量C、コイルLのインピーダンスは図2.35(c) のように与えられる。
① 非反転増幅回路の動作原理
非反転増幅回路の基本結線を図2.35(a)に示す。入力電圧eiは演算増幅器の入力
ei”とインピーダンスZ1の両端子聞の電圧ei’の合成であり、次のよ うになる。
ここで、ei”がeiに比べて無視できるほど小さくないと、演算増幅器の性質②
“閉ループ増幅率が非常に大きいこと”より、出力電圧は電源電圧で飽和する
ことになる。正常に増幅している範囲では、ei”<< eiであり、 よって、
また回路に流れる電流 i は、
となり、上式を(2.38b)に代入して整理すると、次の関係を得る。
したがって、図(a)のインピーダンス Z1，Z2部にたとえば電気抵抗を入れると、
入力eiと出力e0のゲインは比例ゲインとなりその増幅率が1以上の比例要素となる。
② 反転増幅回路の動作原理
反転増幅回路の基本結線を図2.35(b)に示す。この図では一例として3入力の回路を
示してあるが、入力は3入力とは限らない。1入力でも n入力で もかまわない。
この回路は、アナログシミュレーションで必要なさまざまな演算を実現する回路であり、
重要な回路である。図2.35(b)において、入力e1，e2，e3と出力e0の関係を求める。
いま図2.35(b)のインピーダンスZ1，Z2，Z3，Zfをもつ回路網に流れる電流 i1，i2，i3，
ifは次のようになる。
演算増幅器の閉ループゲインをμとすると-e’μ=e0であり、e0の最大値がたかだか
電源電圧であるとすると、μの値が大きいことより e’ = -eo/μは電圧e1，e2，e3，e。
に比して無視できる。また演算増幅器の入力インピーダンスが非常に大きいことにより
演算増幅器に流れ込む電流の総和i1+ i2+ i3+ ifは0に等しい。
式(2.39a)の各式のe’を無視して，これらを式(2.39b)に代入すると、
となる。これより入出力の関係は次のようになる。
この関係式は反転増幅回路の基礎式である。たとえばZ1=R1，Z2=R2，Z3=R3，
Zf=Rfとすると、式(2.39d)は、次のようになり、
入力信号e1，e2，e3 をそれぞれ-Rf/R1，-Rf/R2，-Rf/R3倍して、それらの和が
出カとなる。これはブロック線図における加算と比例演算を行っている。
Z1，Z2，Z3，Zfとして他の電気要素を使えば、他の演算が行われる。
表2.8には、アナログシミュレーションに使われる演算増幅反転増幅回路例を
示している。
ポテンショメータ、関数発生器は演算増幅器を用いないが、アナログシミュレーション
回路の一要素としてよく用いられる。表中の符号変換器はブロック線図の比例要素、
係数加算器はブロック線図の比例要素と加算，係数加算積分器はブロック線図の
比例要素，積分要素，加算に対応している。
